I 2 C 起源 內部整合電路（ Inter-Integrated Circuit, I 2 C, 讀做 I-square-C ）是由飛利浦半導體公司開發的一種專用介面。 I 2 C 是以最少的連接線進行硬體佈線還要有靈活擴充的特性為目標而設計，最後出現了只有以序列資料線 SDA （ Serial DAta ）及序列時脈線 SCL （ Serial CLock ）來進行所有通訊的 I 2 C 介面， I 2 C 允許多主（ master ）多僕（ slave ）系統，其傳輸系統內每一個裝置都有唯一的地址可供辨識。資料的寫入和讀取都是由 master 主動發起， slave 無法主動向 master 回報，除非使用中斷腳通知 master 。 I 2 C 傳輸速度有慢（小於 100Kbps ）、快（ 400Kbps ）及高速（ 3.4Mbps ）三種，每一種均可向下相容。 I 2 C 電路配置 如前所述 I 2 C 為兩線式，一為時脈線 SCL ，另一條為資料線 SDA ，硬體線路如圖 1 ，兩線皆為雙向性，且都需要透過高接電阻（ pull-up, 對岸說的上拉電阻）接電。平常不使用時， SCL 與 SDA 的訊號都處於高電位。為了多裝置共線的功能，裝置的 SCL 和 SDA 腳位要為 開洩極（ open-drain ） 或 開集極（ open-collector ） 。一旦有一個腳位的開洩極導通接地，則整條線都為低電位，這種現象稱作 wired-AND 運作 ；如同邏輯 AND 運算，需要共接的腳位都是 1 （開洩極斷路），該條線的電位才是 1 。如果沒有開洩極的腳位，可以使用具內部高接電阻的腳位，當要輸出 1 時，則設定該腳位為高接型輸入腳；而輸出為 0 時，則改設定為輸出腳並輸出 0 的值。 圖 1. I 2 C 傳輸裝置接線 [1] I 2 C 通訊協定 為使說明部分更簡潔，首先介紹幾個名詞： 位元傳輸協定 當 master 要跟 slave 溝通時，會先有個起始條件（ start condition ）的訊號，結束時也會送出終止條件（ stop condition ）訊號。起始條件訊號
Comments
Post a Comment